Sciences de l'Ingénieur  Index du Forum
Sciences de l'Ingénieur
Bienvenue sur votre forum
 
Sciences de l'Ingénieur  Index du ForumFAQRechercherS’enregistrerConnexion

:: LES CIRCUITS LOGIQUES PROGRAMMABLES PLD ::

 
Poster un nouveau sujet   Répondre au sujet    Sciences de l'Ingénieur Index du Forum -> sciences et technologies electrique -> Atc
Sujet précédent :: Sujet suivant  
Auteur Message
Admin
Administrateur

Hors ligne

Inscrit le: 16 Jan 2011
Messages: 50

MessagePosté le: Ven 21 Jan - 14:42 (2011)    Sujet du message: LES CIRCUITS LOGIQUES PROGRAMMABLES PLD Répondre en citant

LES CIRCUITS LOGIQUES PROGRAMMABLES PLD  
 
 
PRESENTATION.
INTRODUCTION. 
 
Il y a quelques années la réalisation d’un montage en électronique numérique impliquait l’utilisation 
d’un nombre important de circuits intégrés logiques. Ceci avait pour conséquences un prix de revient 
élevé, une mise en oeuvre complexe et un circuit imprimé de taille importante. 
Le développement des mémoires utilisées en informatique fut à l’origine des premiers circuits 
logiques programmables (PLD : programmable logic device). Ce type de produit peut intégrer dans 
un seul circuit plusieurs fonctions logiques programmables par l’utilisateur. Sa mise en oeuvre se fait 
très facilement à l’aide d’un programmateur, d’un micro-ordinateur et d’un logiciel adapté. 
1.2.1.2. STRUCTURE DE BASE D’STRUCTURE DE BASE D’UN PLD.UN PLD. 
La plupart des PLDs suivent la structure suivante : 
• Un ensemble d’opérateurs « ET » sur lesquels viennent se connecter les variables d’entrée et 
leurs compléments. 
• Un ensemble d’opérateurs « OU » sur lesquels les sorties des opérateurs « ET » sont 
connectées. 
• Une éventuelle structure de sortie (Portes inverseuses, logique 3 états, registres...). 
Les deux premiers ensembles forment chacun ce qu’on appelle une matrice. Les interconnexions de 
ces matrices doivent être programmables. C’est la raison pour laquelle elles sont assurées par des 
fusibles qui sont « grillés » lors de la programmation. Lorsqu’un PLD est vierge toutes les 
connexions sont assurées. 
Un exemple de ce type de structure est présenté par la figure 2. On peut remarquer que la 
représentation d’une telle structure est complexe alors que le nombre de portes intégrées est peu 
important. Les constructeurs ont donc très rapidement adoptés un autre type de représentation 
rendant les schémas beaucoup plus lisibles. On remarquera que la norme adoptée est américaine 
(normal, la plupart des constructeurs sont américains). Un exemple de cette représentation est donné 
par la figure 3 
 
 
 
 
La figure 3 représente la structure interne d’un PLD ayant ses fusibles intacts. Les équations logiques 
de Q0 et Q1 sont :
  
 
 
baba baba baba baba Q Q 
Si on veut obtenir les fonctions
 
, on « grillera » des fusibles de 
façon à obtenir le schéma suivant : 
 
LES LES DIFFERENTES DE PLD.  
Il existe plusieurs familles de PLD qui sont différenciées par leur structure interne. Le tableau 
suivant présente certaines de ces familles. 
 
REMARQUES : 
• Certaines de ces familles possèdent en plus des matrices « ET » et « OU », de la logique 
séquentielle (Bascules « D », « JK »...) placée après les entrées ou avant les sorties du PLD. 
• Les « PROMs » sont des circuits utilisés en informatique pour mémoriser de façon définitive des 
données : ce sont des « Mémoires mortes ». Il existe des versions effaçables comme les 
UVPROM (aux U-V) et les EEPROM (électriquement). 
Dans la suite de ce document nous nous intéresserons seulement aux PLDs de type « PALs » et 
« GALs ». 
 
LES PALs (PROGRAMMABLE ARRAY LOGIC). 
 
Ce sont les premiers circuits programmables à être utilisés pour réaliser des fonctions logiques. 
Le constructeur AMD a développé ce type de circuit il y a près de 20 ans. Ils possèdent des matrices 
« ET » programmables et des matrices « OU » fixes. La fusion des fusibles est obtenue en appliquant 
à leurs bornes une tension de 11,5 V pendant 10 à 50 µS (leur tension de fonctionnement est environ 
de 5V). Cette opération est bien sûr effectuée en utilisant un programmateur adapté. La structure de 
base de ce PLD est présentée par le schéma suivant.
 
Certaines broches de ces circuits peuvent être utilisées aussi bien en entrée qu’en sortie grâce à un 
système de logique 3 états. La commande de cette dernière est configurée au moment de la 
programmation. La structure de sortie permet aussi de réinjecter les sorties en entrée (Feed-back). 
 
 
 
 
 
 
Selon le type de PAL la structure de sortie peut être constituée d’une porte « NON», d’une porte 
« OU » Exclusive , d’une bascule « D » ou d’une combinaison des trois. Le nombre d’entrées et de 
sorties est lui aussi lié à la référence du PAL. 
 
 


Revenir en haut
Publicité






MessagePosté le: Ven 21 Jan - 14:42 (2011)    Sujet du message: Publicité

PublicitéSupprimer les publicités ?
Revenir en haut
Montrer les messages depuis:   
Poster un nouveau sujet   Répondre au sujet    Sciences de l'Ingénieur Index du Forum -> sciences et technologies electrique -> Atc Toutes les heures sont au format GMT
Page 1 sur 1

 
Sauter vers:  

Index | Creer un forum | Forum gratuit d’entraide | Annuaire des forums gratuits | Signaler une violation | Conditions générales d'utilisation
Texno x0.3 © theme by Larme D'Ange 2006
Powered by phpBB © 2001, 2005 phpBB Group
Traduction par : phpBB-fr.com